第1章 數(shù)制與碼制
1.1 數(shù)制
1.1.1 計數(shù)體制
1.1.2 不同數(shù)制之間的轉換
1.2 編碼
1.2.1 二一十進制編碼
1.2.2 可靠性編碼
1.2.3 字符編碼
1.3 二進制數(shù)的算術運算
1.3.1 二進制算術運算的特點
1.3.2 原碼、反碼、補碼和補碼運算
本章習題
第2章 邏輯代數(shù)基礎
2.1 基本運算、公式和定理
2.1.1 基本邏輯運算

第1章  數(shù)制與碼制
  1.1  數(shù)制
    1.1.1  計數(shù)體制
    1.1.2  不同數(shù)制之間的轉換
  1.2  編碼
    1.2.1  二一十進制編碼
    1.2.2  可靠性編碼
    1.2.3  字符編碼
  1.3  二進制數(shù)的算術運算
    1.3.1  二進制算術運算的特點
    1.3.2  原碼、反碼、補碼和補碼運算
    本章習題
第2章  邏輯代數(shù)基礎
  2.1  基本運算、公式和定理
    2.1.1  基本邏輯運算
    2.1.2  公式和定理
  2.2  邏輯函數(shù)的表示方法
    2.2.1  真值表
    2.2.2  邏輯函數(shù)表達式
    2.2.3  卡諾圖
    2.2.4  邏輯圖
  2.3  邏輯函數(shù)的化簡方法
    2.3.1  化簡的意義和最簡的概念
    2.3.2  公式法化簡
    2.3.3  圖形法化簡
    2.3.4  具有無關項的邏輯函數(shù)化簡
    本章習題
第3章  邏輯門電路
  3.1  概述
    3.1.1  邏輯門電路的基本概念和原理
    3.1.2  數(shù)字集成電路的分類和特點
  3.2  半導體元件的開關特性
  3.3  TTL門電路
    3.3.1  TTL與非門
    3.3.2  其他類型的TTL門電路
    3.3.3  TTL器件的選擇和使用要點
  3.4  CMOS門電路
    3.4.1  CMOS基本門電路
    3.4.2  其他類型的CMOS門電路
    3.4.3  CMOS器件的選擇和使用要點
    本章習題
第4章  組合邏輯電路
  4.1  概述
  4.2  組合邏輯電路的分析方法
  4.3  常用組合邏輯電路與器件
    4.3.1  編碼器
    4.3.2  譯碼器
    4.3.3  數(shù)據(jù)選擇器
    4.3.4  加法器
    4.3.5  數(shù)值比較器
  4.4  組合邏輯電路的設計方法
    4.4.1  用SSI器件設計組合邏輯電路舉例
    4.4.2  用MSI器件設計組合邏輯電路舉例
  4.5  組合邏輯電路中的競爭冒險
    4.5.1  競爭冒險的產生原因和分類
    4.5.2  冒險現(xiàn)象的判別
    4.5.3  消除競爭冒險的方法
    本章習題
第5章  觸發(fā)器
  5.1  概述
  5.2  兄s觸發(fā)器的基本特性和電路結構
    5.2.1  基本RS觸發(fā)器
    5.2.2  同步RS觸發(fā)器
    5.2.3  主從RS觸發(fā)器
    5.2.4  觸發(fā)器的時間參數(shù)
  5.3  D觸發(fā)器
  5.4  JK觸發(fā)器
  5.5  T觸發(fā)器和T''觸發(fā)器
  5.6  常用集成觸發(fā)器及其激勵功能轉換
  本章習題
第6章  時序邏輯電路
  6.1  概述
    6.1.1  時序邏輯電路的基本概念
    6.1.2  時序邏輯電路的分類
    6.1.3  常用的時序邏輯電路模塊
  6.2  時序邏輯電路的基本結構和描述方法
  6.3  時序邏輯電路的一般分析方法
  6.4  同步時序邏輯電路的一般設計方法
    6.4.1  同步時序邏輯電路的設計
    6.4.2  時序邏輯電路的ASM圖描述
    6.4.3  狀態(tài)化簡的一般方法
    6.4.4  狀態(tài)編碼分配的一般規(guī)則
  6.5  常用時序邏輯器件及其應用
    6.5.1  基于MSI的時序電路分析和設計方法
    6.5.2  集成計數(shù)器及其應用
    6.5.3  集成移位寄存器及其應用
    6.5.4  集成寄存器和集成鎖存器
    本章習題
第7章  脈沖波形的產生和整形
  7.1  概述
  7.2  多諧振蕩器
    7.2.1  CMOS邏輯門組成的多諧振蕩器
    7.2.2  555定時器構成的多諧振蕩器
    7.2.3  石英晶體振蕩器
  7.3  單穩(wěn)態(tài)觸發(fā)器
    7.3.1  CMOS微分型單穩(wěn)態(tài)觸發(fā)器
    7.3.2  555定時器構成的單穩(wěn)態(tài)觸發(fā)器
    7.3.3  可重復觸發(fā)的單穩(wěn)態(tài)觸發(fā)器
    7.3.4  集成單穩(wěn)態(tài)觸發(fā)器
    7.3.5  單穩(wěn)態(tài)觸發(fā)器的應用
  7.4  施密特觸發(fā)器
    7.4.1  用門電路組成的施密特觸發(fā)器
    7.4.2  常用的集成施密特觸發(fā)器
    7.4.3  施密特觸發(fā)器的應用
    本章習題
第8章  半導體存儲器
  8.1  概述
    8.1.1  分類與特點
    8.1.2  主要性能指標
  8.2  只讀存儲器
    8.2.1  只讀存儲器的結構
    8.2.2  只讀存儲器的編程及分類
  8.3  隨機存儲器
    8.3.1  隨機存儲器的基本結構
    8.3.2  隨機存儲器的主要類型
    8.3.3  靜態(tài)隨機存儲器
    8.3.4  動態(tài)隨機存儲器
  8.4  存儲器容量的擴展
  8.5  利用存儲器實現(xiàn)邏輯函數(shù)
  本章習題
第9章  數(shù)-模轉換和模-數(shù)轉換
  9.1  數(shù)-模轉換
    9.1.1  數(shù)-模轉換器的基本原理
    9.1.2  常用的數(shù)-模轉換技術
    9.1.3  數(shù)-模轉換器的主要技術參數(shù)
    9.1.4  集成DAC的選用
    9.1.5  數(shù)-模轉換器輸出極性的擴展
    9.1.6  數(shù)-模轉換器的典型應用
  9.2  模-數(shù)轉換
    9.2.1  模-數(shù)轉換器的主要參數(shù)
    9.2.2  常用的模-數(shù)轉換技術
    9.2.3  集成ADC的選用
    9.2.4  采樣-保持器的原理和指標
  本章習題
第10章  現(xiàn)代數(shù)字系統(tǒng)的設計與實現(xiàn)方法
  10.1  現(xiàn)代數(shù)字系統(tǒng)的主要構件——可編程邏輯器件
    10.1.1  可編程器件概述
    10.1.2  可編程邏輯器件的分類與特點
    10.1.3  CPLD的典型結構和原理
    10.1.4  FPGA的典型結構和原理
    10.1.5  可編程邏輯器件的開發(fā)流程
  10.2  現(xiàn)代數(shù)字系統(tǒng)的設計手段——電子設計自動化
  10.3  現(xiàn)代數(shù)字系統(tǒng)的描述工具——硬件描述語言
    10.3.1  硬件描述語言Verilog-HDL簡介
    10.3.2  硬件描述語言VHDL簡介
  10.4  現(xiàn)代數(shù)字系統(tǒng)的設計方法和流程
    10.4.1  傳統(tǒng)的電路設計流程及其困境
    10.4.2  現(xiàn)代電子設計的基本流程和方法
    本章習題
參考文獻