目　　錄

第1章 Allegro 17.4新增功能介紹1
1.1 用戶界面與操作體驗(yàn)提升1
1.2 多屏幕與顯示優(yōu)化4
1.3 設(shè)計(jì)流程與兼容性增強(qiáng)5
1.4 可視化與設(shè)計(jì)效率提升7
第2章 Allegro 17.4軟件安裝10
2.1 安裝License Manager10
2.2 安裝Allegro和OrCAD13
2.3 安裝補(bǔ)丁17
第3章 OrCAD原理圖設(shè)計(jì)20
3.1 創(chuàng)建工程20
3.2 元件庫管理21
3.2.1 添加元件庫21
3.2.2 元件庫及單個(gè)元件的創(chuàng)建22
3.2.3 分裂元器件的創(chuàng)建及使用25
3.2.4 創(chuàng)建Homogeneous類型元器件25
3.2.5 創(chuàng)建Heterogeneous類型元器件26
3.2.6 使用分裂元器件27
3.2.7 使用電子數(shù)據(jù)表創(chuàng)建元器件28
3.2.8 修改元器件29
3.3 原理圖編輯29
3.3.1 放置普通元器件30
3.3.2 放置電源和地30
3.3.3 元器件的基本操作31
3.3.4 創(chuàng)建電氣連接31
3.3.5 在同一個(gè)頁面創(chuàng)建電氣互聯(lián)32
3.3.6 在不同頁面之間創(chuàng)建電氣互聯(lián)33
3.3.7 使用總線創(chuàng)建連接33
3.4 原理圖繪制的其他操作34
3.5 原理圖的后處理37
3.5.1 原理圖初步檢查37
3.5.2 設(shè)計(jì)規(guī)則檢查38
3.6 原理圖的添加和修改39
3.6.1 批量替換40
3.6.2 批量更新40
3.6.3 元器件編號(hào)40
3.7 添加封裝屬性43
3.8 原理圖輸出46
3.9 層設(shè)計(jì)電路48
3.9.1 拼接式電路48
3.9.2 分層式電路48
第4章 PCB焊盤封裝的設(shè)計(jì)53
4.1 焊盤編輯界面53
4.2 焊盤的種類57
4.3 貼片封裝焊盤的建立57
4.4 插件封裝焊盤的建立59
4.5 Flash焊盤的建立63
4.6 特殊形狀焊盤封裝的建立65
4.7 過孔封裝的建立68
第5章 元器件封裝的建立71
5.1 PCB封裝的組成71
5.2 元器件的分類71
5.3 向?qū)Ы�立封裝72
5.4 手動(dòng)建立封裝78
5.5 PCB文件產(chǎn)生PCB封裝庫84
第6章 PCB用戶界面介紹及快捷鍵設(shè)置85
6.1 PCB設(shè)計(jì)交互界面85
6.2 控制欄86
6.3 常用系統(tǒng)快捷鍵89
6.4 快捷鍵的自定義89
6.5 錄制及調(diào)用Script文件93
6.5.1 錄制Script文件93
6.5.2 調(diào)用Script文件95
6.6 顏色設(shè)置95
第7章 PCB的前期處理100
7.1 網(wǎng)表的生成100
7.1.1 第一方網(wǎng)表的生成100
7.1.2 第三方網(wǎng)表的生成103
7.2 網(wǎng)表的導(dǎo)入104
7.2.1 第一方網(wǎng)表的導(dǎo)入104
7.2.2 第三方網(wǎng)表的導(dǎo)入105
7.3 建立PCB工作文件?D精靈引導(dǎo)模式（Board Wizard）106
7.4 建立PCB工作文件?D普通模式112
7.5 板框（Outline）的建立118
第8章 PCB流程設(shè)計(jì)?D布局124
8.1 布局基本原則124
8.2 限制布局區(qū)域設(shè)置124
8.2.1 禁止布局區(qū)125
8.2.2 布局高度限制區(qū)126
8.3 放置零件127
8.4 原理圖與PCB交互131
8.5 相同模組的布局132
8.6 布局常用指令詳解134
8.7 導(dǎo)出DXF、3D文件143
第9章 PCB流程設(shè)計(jì)?D設(shè)計(jì)規(guī)則146
9.1 Constraint Manager界面介紹146
9.2 類的建立147
9.2.1 Net Class的建立147
9.2.2 Net Group的建立150
9.2.3 差分信號(hào)的建立151
9.2.4 Pin Pair的建立153
9.2.5 XNet的設(shè)置155
9.3 常用規(guī)則的設(shè)置158
9.3.1 線寬及過孔的規(guī)則設(shè)置158
9.3.2 Spacing 間距的設(shè)定160
9.3.3 相同網(wǎng)絡(luò)間距的規(guī)則設(shè)置163
9.3.4 特殊區(qū)域線寬、間距的規(guī)則設(shè)置163
9.3.5 差分線的規(guī)則以及動(dòng)態(tài)和靜態(tài)等長設(shè)置166
9.3.6 設(shè)置絕對(duì)傳輸延時(shí)168
9.3.7 設(shè)置相對(duì)傳輸延時(shí)169
9.3.8 芯片封裝長度導(dǎo)入171
9.3.9 規(guī)則的導(dǎo)入和導(dǎo)出172
第10章 PCB流程設(shè)計(jì)?D布線174
10.1 控制鼠線的顯示174
10.2 層面及元素的顏色管理175
10.3 限制布線及打孔區(qū)域的設(shè)置177
10.4 自動(dòng)布線178
10.5 手動(dòng)布線及常用指令182
10.6 銅箔207
第11章 PCB流程設(shè)計(jì)?DDRC檢查217
11.1 DRC顯示及查詢217
11.2 規(guī)則檢查219
11.3 數(shù)據(jù)庫檢查222
11.4 更新DRC223
11.5 PCB狀態(tài)檢查223
第12章 PCB流程設(shè)計(jì)?D資料整理與工程文件輸出225
12.1 零件序號(hào)重新命名（Rename）225
12.2 絲印和極性點(diǎn)的調(diào)整229
12.3 PDF文件的輸出230
12.4 Gerber底片輸出231
12.5 鉆孔文件輸出235
12.6 IPC網(wǎng)表輸出237
12.7 零件坐標(biāo)文件輸出238
12.8 輸出的生產(chǎn)文件打包239
第13章 Allegro 17.4高級(jí)設(shè)計(jì)技巧240
13.1 批量截?cái)嘧呔�240
13.2 導(dǎo)入中文字符和圖片241
13.3 快速改變走線的線寬243
13.4 漸變式走線244
13.5 過孔網(wǎng)絡(luò)修改245
13.6 Constraint Manager增加過孔的長度246
13.7 在銅箔及走線上顯示網(wǎng)絡(luò)名稱248
13.8 一鍵開啟常用層面249
13.9 Allegro各擴(kuò)展名的含義251
13.10 Allegro屬性說明251
13.11 通過Funckey設(shè)置多階快捷指令252
13.12 團(tuán)隊(duì)協(xié)作功能253
13.13 將PADS導(dǎo)入Allegro261
13.14 Skill文件的加載262
13.15 3D PCB模型的設(shè)計(jì)和檢查265
13.15.1 設(shè)置器件高度265
13.15.2 制定STEP模型267
13.16 Advanced Mirror272
13.17 LabelTune274
13.18 Shield Generator276
13.19 Allegro自動(dòng)包地并打孔280
13.20 Real-Time Route Analysis284
13.21 Find by query286
13.22 定制顯示面板290
13.23 板層選擇模式293
13.24 Coil Designer294

第14章 RK3566主板PCB設(shè)計(jì)實(shí)例297
14.1 PCB疊層設(shè)計(jì)297
14.2 RK3566扇出設(shè)計(jì)297
14.3 高速信號(hào)PCB設(shè)計(jì)要求299
14.4 DDR4 PCB設(shè)計(jì)要求301
第15章 RK3568主板PCB設(shè)計(jì)實(shí)例304
15.1 PCB疊層設(shè)計(jì)304
15.2 RK3568扇出設(shè)計(jì)304
15.3 高速信號(hào)PCB設(shè)計(jì)建議306
15.4 Clock/Reset電路PCB設(shè)計(jì)307
15.5 PMIC/Power電路PCB設(shè)計(jì)308
15.6 3568電源的DC-DC遠(yuǎn)端反饋設(shè)計(jì)312
15.7 3568主電源PCB設(shè)計(jì)312
15.8 3568 GND管腳PCB設(shè)計(jì)314
第16章 RK3588主板PCB設(shè)計(jì)實(shí)例316
16.1 PCB疊層設(shè)計(jì)316
16.2 RK3588扇出設(shè)計(jì)317
16.3 8GT/s及以上高速信號(hào)布線建議319
16.4 PMIC/Power電路PCB設(shè)計(jì)323