本書內(nèi)容包含電子系統(tǒng)設(shè)計(jì)過程中所涉及到的Verilog語法知識及電路的設(shè)計(jì)方法，分為兩大部分�；�礎(chǔ)篇主要包括EDA技術(shù)概述、可編程邏輯器件、硬件描述語言的語法和結(jié)構(gòu)；實(shí)踐篇主要包括組合邏輯電路的HDL設(shè)計(jì)、時序邏輯電路的HDL設(shè)計(jì)、QuartusII軟件的操作方法以及大量實(shí)驗(yàn)與創(chuàng)新實(shí)踐項(xiàng)目。本書可幫助讀者在EDA開發(fā)平臺上，利用EDA技術(shù)，使用硬件描述語言，完成可編程邏輯器件的編程下載，從而獲得工程實(shí)踐的基本技能。