集成電路制造與封裝基礎(chǔ)

本書(shū)從實(shí)際應(yīng)用角度出發(fā)，以項(xiàng)目為載體，把電子產(chǎn)品從原理圖到PCB設(shè)計(jì)的工作過(guò)程設(shè)置成10個(gè)項(xiàng)目。前5個(gè)項(xiàng)目詳細(xì)介紹了利用AltiumDesigner14進(jìn)行電路原理圖的繪制和原理圖元器件的制作，后5個(gè)項(xiàng)目詳細(xì)介紹了利用AltiumDesigner14進(jìn)行PCB手工設(shè)計(jì)和元器件封裝的制作及管理。本書(shū)以原理圖和PCB設(shè)計(jì)能

本書(shū)以實(shí)際應(yīng)用為出發(fā)點(diǎn)，對(duì)集成電路制造的主流工藝技術(shù)進(jìn)行了逐一介紹，例如應(yīng)變硅技術(shù)、HKMG技術(shù)、SOI技術(shù)和FinFET技術(shù)，然后從工藝整合的角度，通過(guò)圖文對(duì)照的形式對(duì)典型工藝進(jìn)行介紹，例如隔離技術(shù)的發(fā)展、硬掩膜版工藝技術(shù)、LDD工藝技術(shù)、Salicide工藝技術(shù)、ESDIMP工藝技術(shù)、AL和Cu金屬互連。然后把這些

本書(shū)主要內(nèi)容包括：傳輸線，不連續(xù)性，基本電路單元，無(wú)源電路，有源電路，微波混合集成電路，微波單片集成電路和三維立體集成電路（MCM）。為此，本教材圍繞微波集成電路傳輸線結(jié)構(gòu)，基本無(wú)源電路單元，有源電路，混合集成電路，單片集成電路和三維立體集成電路，對(duì)相應(yīng)的技術(shù)特點(diǎn)，分析方法，實(shí)現(xiàn)工藝和相關(guān)應(yīng)用等。

本書(shū)從CMOS集成電路中精煉出101個(gè)知識(shí)點(diǎn)和典型電路，深入淺出地講解了模擬集成電路的原理、設(shè)計(jì)方法和仿真方法，并采用北京華大九天軟件有限公司的Aether全流程EDA平臺(tái)完成了所有電路的仿真。為引導(dǎo)讀者思考電路的工作原理，以及引導(dǎo)讀者思考為了改善電路性能指標(biāo)而如何改變電路的某些參數(shù)，本書(shū)在每個(gè)仿真電路后設(shè)置了若干個(gè)思

本書(shū)著重于晶體管級(jí)設(shè)計(jì)概述、密集型的高速高頻單片集成電路、從2～200GHz的無(wú)線和寬帶系統(tǒng)，并提供實(shí)際的模擬和設(shè)計(jì)項(xiàng)目，重點(diǎn)討論電路拓?fù)浣Y(jié)構(gòu)的相互作用和優(yōu)化，后還介紹了先進(jìn)的微波和毫米波系統(tǒng)芯片設(shè)計(jì)實(shí)例。

本書(shū)以新版AltiumDesigner17為平臺(tái)，介紹了電路設(shè)計(jì)的方法和技巧，主要包括AltiumDesigner17概述、原理圖設(shè)計(jì)基礎(chǔ)、原理圖的繪制、原理圖的后續(xù)處理、層次結(jié)構(gòu)原理圖的設(shè)計(jì)、原理圖編輯中的高級(jí)操作、PCB設(shè)計(jì)基礎(chǔ)知識(shí)、PCB的布局設(shè)計(jì)、PCB的布線、PCB的后期制作、創(chuàng)建元件庫(kù)及元件封裝、電路仿真系

本書(shū)從實(shí)用角度出發(fā)，介紹了Protel99SE中的原理圖與PCB設(shè)計(jì)方法，共分四部分。第一部分（第1章），主要介紹Protel99SE的界面、設(shè)計(jì)數(shù)據(jù)庫(kù)結(jié)構(gòu)、設(shè)計(jì)數(shù)據(jù)庫(kù)內(nèi)的文件操作等。第二部分（第2章～第7章），主要介紹各種電路原理圖的編輯方法、元器件符號(hào)的繪制與管理、與原理圖有關(guān)的各種報(bào)表的生成和原理圖打印等。第三部

本書(shū)較系統(tǒng)地介紹了各類(lèi)集成電路的原理及其應(yīng)用，內(nèi)容包括：集成運(yùn)放的基礎(chǔ)知識(shí)、模擬集成電路的線性應(yīng)用、模擬集成電路的非線性應(yīng)用、集成變換器及其應(yīng)用、集成信號(hào)發(fā)生器、集成有源濾波器、集成穩(wěn)壓電源、語(yǔ)音和圖像集成電路、可編程邏輯器件和實(shí)驗(yàn)部分。本書(shū)對(duì)各類(lèi)集成電路的基本特點(diǎn)、基本原理和基本分析方法做了簡(jiǎn)明扼要的論述，結(jié)合每部分

本書(shū)概述現(xiàn)代CMOS晶體管的技術(shù)發(fā)展，提出新的設(shè)計(jì)方法來(lái)改善晶體管性能存在的局限性。本書(shū)共四部分。一部分回顧了芯片設(shè)計(jì)的注意事項(xiàng)并且基準(zhǔn)化了許多替代性的開(kāi)關(guān)器件，重點(diǎn)論述了具有更陡峭亞閾值擺幅的器件。第二部分涵蓋了利用量子力學(xué)隧道效應(yīng)作為開(kāi)關(guān)原理來(lái)實(shí)現(xiàn)更陡峭亞閾值擺幅的各種器件設(shè)計(jì)。第三部分涵蓋了利用替代方法實(shí)現(xiàn)更高效