本書是一部系統(tǒng)論述AltiumDesigner24PCB基礎(chǔ)應(yīng)用的實戰(zhàn)教程（含紙質(zhì)圖書、實戰(zhàn)案例和配套視頻教程）。全書共9章：第1章為AltiumDesigner24軟件概述；第2章為PCB設(shè)計流程與工程創(chuàng)建；第3章為元件庫的創(chuàng)建和加載；第4章為原理圖設(shè)計；第5章為PCB設(shè)計；第6章為PCB后期處理；第7章為2層Leo

本書基于設(shè)計實踐需求，以器件、電路和系統(tǒng)設(shè)計為背景，較為全面地講解了超大規(guī)模集成電路的基礎(chǔ)知識和設(shè)計方法。主要內(nèi)容包括：集成電路設(shè)計概論、集成電路制造工藝、超大規(guī)模集成電路設(shè)計方法、器件設(shè)計實例、互連設(shè)計實例、CMOS反相器設(shè)計實例、組合邏輯電路設(shè)計實例、時序邏輯電路設(shè)計實例、存儲器設(shè)計實例。內(nèi)容涵蓋全定制及半定制設(shè)計

本書基于企業(yè)實際需求，理論結(jié)合實例，由易到難講解了數(shù)字集成電路常用驗證方法、流程規(guī)范和UVM高級驗證方法。主要內(nèi)容包括：數(shù)字集成電路驗證技術(shù)的發(fā)展、數(shù)字集成電路驗證基礎(chǔ)、數(shù)字集成電路驗證的常用Verilog編程語法、被測電路功能點Case抽取、斷言、帶有約束條件的隨機激勵、覆蓋率、結(jié)果自動對比、UVM驗證、仿真驗證ED

從集成電路產(chǎn)業(yè)鏈來看，設(shè)計與制造是最核心的兩大環(huán)節(jié)。PDK技術(shù)正是將這兩大環(huán)節(jié)連結(jié)在一起的橋梁，同時也是EDA環(huán)境中最核心的內(nèi)容，它使最尖端的制造技術(shù)可以應(yīng)用到最先進的設(shè)計過程中。長期以來，PDK技術(shù)被國外所壟斷，使得我們在電路設(shè)計過程中不得不依賴于國外的EDA環(huán)境，給我們國家的集成電路產(chǎn)業(yè)帶來"卡脖子”的風險。本書立

本書是《電子CAD-ProtelDXP2004SP2電路設(shè)計》的第3版，基于ProtelDXP2004SP2軟件，全面系統(tǒng)地介紹了電子CAD技術(shù)在電路設(shè)計中的應(yīng)用。全書分為12章，主要內(nèi)容包括電子CAD的概念等基礎(chǔ)入門知識、原理圖繪制、PCB設(shè)計與制作等，從基礎(chǔ)知識到高級應(yīng)用逐步深入，最后通過綜合實訓與項目實踐幫助學生

"電子電路板是消費電子產(chǎn)品和工業(yè)自動化控制設(shè)備的重要部件，隨著電子技術(shù)的日益發(fā)展，電路系統(tǒng)加速小型化、高密度和高速化，高速PCB設(shè)計技術(shù)越來越成為電子工程師的必備技能。本書從實用角度介紹高速PCB設(shè)計中的經(jīng)驗規(guī)則，重點講述在實際工作中如何正確地運用經(jīng)驗規(guī)則，避免錯誤。本書分為6章，第1、2章講解了什么是高速PCB設(shè)計的

本書以AltiumDesigner24為平臺，介紹了電路設(shè)計的方法和技巧，主要包括AltiumDesigner24概述、原理圖設(shè)計基礎(chǔ)、原理圖的繪制、原理圖的后續(xù)處理、層次結(jié)構(gòu)原理圖的設(shè)計、原理圖編輯中的高級操作、PCB設(shè)計基礎(chǔ)知識、PCB的布局設(shè)計、印制電路板的布線、電路板的后期制作、創(chuàng)建元器件庫及元器件封裝、電路仿

全書以Protel的新版本AltiumDesigner24為平臺，介紹了電路設(shè)計的方法和技巧，主要包括AltiumDesigner24概述、設(shè)計電路原理圖、層次化原理圖的設(shè)計、原理圖的后續(xù)處理、印制電路板設(shè)計、電路板的后期處理、信號完整性分析、創(chuàng)建元件庫及元件封裝、電路仿真系統(tǒng)、綜合實例等。本書的介紹由淺入深，從易到難

本書從數(shù)字集成電路測試與可測性設(shè)計的基本概念出發(fā)，系統(tǒng)介紹了數(shù)字集成電路測試的概念、原理及方法。主要內(nèi)容包括：數(shù)字集成電路測試基礎(chǔ)、測試向量生成、可測性設(shè)計與掃描測試、邊界掃描測試、內(nèi)建自測試、存儲器測試，以及可測性設(shè)計案例及分析。本書將理論與實踐相融合，深入淺出地進行理論講解，并輔以實例解析，幫助讀者從入門級別的理解

本書由資深模擬版圖設(shè)計工程師張海鷹編寫，本書深入淺出地介紹了使用CadenceVirtuoso版圖設(shè)計工具和MentorCalibre版圖驗證工具進行CMOS模擬集成電路的版圖設(shè)計與驗證的全過程。通過結(jié)合CadenceVirtuoso的強大設(shè)計功能和MentorCalibre的精確驗證能力，本書旨在為讀者提供一個全面的